TSMC 28mm HPC+ RF Shared Block

1. 사업 개요

건국대학교 산학협력단이 교수진(Professor Jintae Kim)의 지도하에 진행 중인 HPC+ RF Shared Block 설계 프로젝트에 대한 TSMC 28 nm 공정 기반 시제품 제작을 목표로 하는 입찰입니다. 2.10 mm × 1.00 mm(면적 2.10 mm²) 크기의 다이 100개를 샘플 형태로 생산·배포하고, Core 0.9 V / I/O 1.8 V 전압 사양을 만족하는 와이어‑본드 패키징과 AP 레이어(두께 28 KA, 백그라인드 12 mil) 설계를 포함한 전체 설계·검증 서비스를 요구합니다.

2. 주요 자격요건

• TSMC 28 nm HPC+ RF Flavor 공정 설계·테이프‑아웃 경험 보유 (최소 2년 이상)
• M1~M7 금속층을 활용한 표준·커스텀 MOM 캡 설계·검증 능력
• 와이어‑본드 전용 패키징 설계 경험 (Bump 없음) 및 AP 레이어(본딩 패드 포함) 설계 가능
• 백그라인드(Back‑Grind) 두께 12 mil(305 µm) 공정 관리 경험
• GDSII 파일 생성 및 DRC/LVS 검증 수행 가능
• ISO 9001(또는 동등) 품질 관리 시스템 인증 보유
• 팀에 RF·고성능 컴퓨팅 설계 전문 엔지니어 최소 1인 포함
• 샘플 다이 100개(전체 웨이퍼 0개) 제작 일정 준수 가능
• 프로젝트 담당 교수(Professor Jintae Kim)·팀 멤버(Doona Song)와 직접 소통 가능한 연락 체계 확보

3. 핵심 기술/물품 요구사항

• 공정: TSMC 28 nm, Flavor “HPC+ RF”
• 금속 스택: 1p9m_6X1Z1U (Metal 1 ~ 9 µm, 6×1 Z1U 구조)
• MOM 캡:
  • 표준 MOM 캡 사용 (TSMC 제공)
  • 필요 시 커스텀 MOM 캡 설계 (M1~M7 금속층 활용)
• 인덕터: 설계 필요 없음
• 패키징: 와이어‑본드 방식, Bump 없음
• 다이 치수: 2.10 mm × 1.00 mm (면적 2.10 mm²)
• 전압 사양: Core 0.9 V, I/O 1.8 V
• AP 레이어: 설계 포함, 두께 28 KA(28 nm), 본딩 패드 포함 여부 확인
• 백그라인드: 12 mil(305 µm) 적용
• 추가 다이 분리: 필요 없음 (0개)
• 샘플 수량: 100 개, 전체 웨이퍼 수량 0
• 제출물: GDSII, DRC/LVS 리포트, 설계 리뷰 보고서, 샘플 테스트 데이터 등

4. 주의사항

• 맞춤형 MOM 캡 요구 시, M1~M7 금속층을 이용한 설계 방안을 명시해야 함.
• AP 레이어가 본딩 패드와 함께 설계되었는지, 두께가 28 KA인지 반드시 검증 후 제출.
• 와이어‑본드 전용 설계이므로 Bump 공정이 필요하지 않으며, 패키징 사양과 호환성을 확인해야 함.
• 샘플 100개는 전체 웨이퍼가 아닌 개별 다이 형태이므로, 다이 분리·패키징 일정이 별도로 관리되어야 함.
• 전압·전력 관리: Core 0.9 V / I/O 1.8 V 조건을 만족하도록 전원·레벨‑시프팅 설계가 필요함.
• 품질 관리: ISO 9001(또는 동등) 인증 하에 설계·검증·제조 전 과정을 수행해야 함.
• 연락 체계: 프로젝트 담당 교수(Professor Jintae Kim)·팀 멤버(Doona Song)와 직접 협의 가능한 담당자를 지정하고, 견적서 제출 마감일을 반드시 준수.
• 제출 서류: GDSII 파일, DRC/LVS 리포트, 설계 검토 보고서, 샘플 테스트 결과 등 전체 견적서와 함께 제출.
• 추가 요구: 별도 다이 분리 작업이 없으므로 레이아웃 단계에서 다이 간 간격·배선 최적화를 충분히 고려해야 함.

위 내용은 제공된 “Quote_of_summary.pdf”에 포함된 정보를 기반으로 정리한 요약이며, 실제 입찰 공고에 명시된 세부 조건·시한·제출 형식 등은 공고 문서를 반드시 확인하시기 바랍니다.